Eeschema Chapter9 JA

提供:KiCad.jp Wiki
(版間での差分)
移動: 案内, 検索
(writerでmediawiki形式でエクスポート)
 
(概要)
 
(2人の利用者による、間の8版が非表示)
1行: 1行:
 
>>[[翻訳作業ページ‎]] ([[Eeschema_Chapter8_JA|前ページ]]/[[Eeschema_Chapter10_JA|次ページ]])
 
>>[[翻訳作業ページ‎]] ([[Eeschema_Chapter8_JA|前ページ]]/[[Eeschema_Chapter10_JA|次ページ]])
= Create a Netlist =
+
= ネットリストの作成 =
== Overview ==
+
== 概要 ==
A netlist is a file which describes electrical connections between components. In the netlist file you can find:
+
 ネットリストはコンポーネント間の接続を記述したファイルです.ネットリストのファイルには,次のものが含まれます:
  
* The list of the components
+
* コンポーネントのリスト.
* The list of connections between components, called equip-potential nets.
+
* 等電位ネットというコンポーネント間の接続のリスト.
  
Different netlist formats exist. Sometimes the components list and the equi-potential list are two separate files. This netlist is fundamental in the use of schematic capture software, because the netlist is the link with other electronic CAD software, like:
+
 さまざまなネットリストのフォーマットが存在します.コンポーネントのリストと等電位リストが2つの別々のファイルであることもあります.回路図入力(capture)ソフトウェアの使用においては,このネットリストが基本となります.それはネットリストが次のような他の電子系CADソフトウェアとのリンクとなるからです.:
  
* PCB software.
+
* PCBソフトウェア.
* Schematic and PCB Simulators.
+
* 回路およびPCBシミュレータ.
* CPLD (and other programmable IC's) compilers.
+
* CPLD (および他のプログラマブルICの)コンパイラ.
  
Eeschema supports several netlist formats.
+
 Eeschemaはネットリストのフォーマットを数種サポートしています.
  
* PCBNEW format (printed circuits).
+
* PCBNEWフォーマット(プリント配線).
* ORCAD PCB2 format (printed circuits).
+
* ORCAD PCB2フォーマット(プリント配線).
* CADSTAR format (printed circuits).
+
* CADSTARフォーマット(プリント配線).
* Spice format, for various simulators (the Spice format is also used by other simulators).
+
* 様々なシミュレータ用のSpiceフォーマット(Spiceフォーマットは他のシミュレータにも使用される).
  
== Netlist format ==
+
== ネットリストフォーマット ==
Select the tool [[Image:]] to open the netlist creation dialog box.
+
[[Image:]]ツールを選択し,ネットリスト作成ダイアログボックスを開きます.
  
  
 
{| style="border-spacing:0;"
 
{| style="border-spacing:0;"
 
| style="border-top:0.05pt solid #000000;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| [[Image:]]
 
| style="border-top:0.05pt solid #000000;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| [[Image:]]
| style="background-color:transparent;border:0.05pt solid #000000;padding:0.097cm;"| Pcbnew selected
+
| style="background-color:transparent;border:0.05pt solid #000000;padding:0.097cm;"| Pcbnewを選択
 
+
 
|-
 
|-
 
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| [[Image:]]
 
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| [[Image:]]
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:0.05pt solid #000000;padding:0.097cm;"| Spice selected
+
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:0.05pt solid #000000;padding:0.097cm;"| Spiceを選択
 
+
 
|}
 
|}
Using the different tabs you can select the desired format. In Spice format you can generate netlists with either equi-potential names (it is more legible) or net numbers (old Spice versions accept numbers only). By clicking the Netlist button, you will be asked for a netlist file name.
+
 それぞれのタブで希望するフォーマットを選択できます.Spiceフォーマットでは,等電位の名称(その方が読みやすい)か,またはネット番号(Spiceの古いバージョンは番号のみ受け付ける)のどちらかでネットリストを生成することが可能です.
  
'''''Note'''''
+
''''''''''
  
With big projects, the netlist generation can take up to few minutes.
+
 大きなプロジェクトでは,ネットリストの生成に数分かかることがあります.
  
== Netlist Examples ==
+
== ネットリストの例 ==
You can see below a schematic design using the PSPICE library.
+
 PSPICEライブラリを使用した回路設計は以下を参照して下さい.
  
 
<center>[[Image:]]</center>
 
<center>[[Image:]]</center>
  
 
+
 PCBNEWネットリストファイルの例です.
Example of a PCBNEW netlist file.
+
 
+
  
 
  <nowiki># EESchema Netlist Version 1.0 generee le 21/1/1997-16:51:15</nowiki>
 
  <nowiki># EESchema Netlist Version 1.0 generee le 21/1/1997-16:51:15</nowiki>
  (
+
 
  (32E35B76 $noname C2 1NF {Lib=C}
+
  (32E35B76 $noname C2 1NF {Lib=C}
  (1 0)
+
  (1 0)
  (2 VOUT_1)
+
  (2 VOUT_1)
  )
+
 
  (32CFC454 $noname V2 AC_0.1 {Lib=VSOURCE}
+
  (32CFC454 $noname V2 AC_0.1 {Lib=VSOURCE}
  (1 N-000003)
+
  (1 N-000003)
  (2 0)
+
  (2 0)
  )
+
 
  (32CFC413 $noname C1 1UF {Lib=C}
+
  (32CFC413 $noname C1 1UF {Lib=C}
  (1 INPUT_1)
+
  (1 INPUT_1)
  (2 N-000003)
+
  (2 N-000003)
  )
+
 
  (32CFC337 $noname V1 DC_12V {Lib=VSOURCE}
+
  (32CFC337 $noname V1 DC_12V {Lib=VSOURCE}
  (1 +12V)
+
  (1 +12V)
  (2 0)
+
  (2 0)
  )
+
 
  (32CFC293 $noname R2 10K {Lib=R}
+
  (32CFC293 $noname R2 10K {Lib=R}
  (1 INPUT_1)
+
  (1 INPUT_1)
  (2 0)
+
  (2 0)
  )
+
 
  (32CFC288 $noname R6 22K {Lib=R}
+
  (32CFC288 $noname R6 22K {Lib=R}
  (1 +12V)
+
  (1 +12V)
  (2 INPUT_1)
+
  (2 INPUT_1)
  )
+
 
  (32CFC27F $noname R5 22K {Lib=R}
+
  (32CFC27F $noname R5 22K {Lib=R}
  (1 +12V)
+
  (1 +12V)
  (2 N-000008)
+
  (2 N-000008)
  )
+
 
  (32CFC277 $noname R1 10K {Lib=R}
+
  (32CFC277 $noname R1 10K {Lib=R}
  (1 N-000008)
+
  (1 N-000008)
  (2 0)
+
  (2 0)
  )
+
 
  (32CFC25A $noname R7 470 {Lib=R}
+
  (32CFC25A $noname R7 470 {Lib=R}
  (1 EMET_1)
+
  (1 EMET_1)
  (2 0)
+
  (2 0)
  )
+
 
  (32CFC254 $noname R4 1K {Lib=R}
+
  (32CFC254 $noname R4 1K {Lib=R}
  (1 +12V)
+
  (1 +12V)
  (2 VOUT_1)
+
  (2 VOUT_1)
  )
+
 
  (32CFC24C $noname R3 1K {Lib=R}
+
  (32CFC24C $noname R3 1K {Lib=R}
  (1 +12V)
+
  (1 +12V)
  (2 N-000006)
+
  (2 N-000006)
  )
+
 
  (32CFC230 $noname Q2 Q2N2222 {Lib=NPN}
+
  (32CFC230 $noname Q2 Q2N2222 {Lib=NPN}
  (1 VOUT_1)
+
  (1 VOUT_1)
  (2 N-000008)
+
  (2 N-000008)
  (3 EMET_1)
+
  (3 EMET_1)
  )
+
 
  (32CFC227 $noname Q1 Q2N2222 {Lib=NPN}
+
  (32CFC227 $noname Q1 Q2N2222 {Lib=NPN}
  (1 N-000006)
+
  (1 N-000006)
  (2 INPUT_1)
+
  (2 INPUT_1)
  (3 EMET_1)
+
  (3 EMET_1)
  )
+
 
  )
+
 
 
  <nowiki># End</nowiki>
 
  <nowiki># End</nowiki>
  
In PSPICE format, the netlist is as follows.
+
 PSPICEフォーマットでは,ネットリストは次のようになります.
 
+
  
  <nowiki>* EESchema Netlist Version 1.1 (Spice format) creation date: 18/6/2008-08:38:03</nowiki>
+
  <nowiki>* EESchema Netlist Version 1.1 (Spice format) creation date: 18/6/2008-08:38:03</nowiki>
  
  .model Q2N2222 npn (bf=200)
+
  .model Q2N2222 npn (bf=200)
 
  .AC 10 1Meg *1.2
 
  .AC 10 1Meg *1.2
 
  .DC V1 10 12 0.5
 
  .DC V1 10 12 0.5
137行: 132行:
 
  Q1  N-000010 /VIN N-000007 N-000007 Q2N2222
 
  Q1  N-000010 /VIN N-000007 N-000007 Q2N2222
  
  .print ac v(vout)
+
  .print ac v(vout)
  .plot ac v(nodes) (-1,5)
+
  .plot ac v(nodes) (-1,5)
  
 
  .end
 
  .end
  
== Note ==
+
== ==
=== Netlist Name Precautions ===
+
=== ネットリスト名の注意事項 ===
Many software tools that use netlists do not accept spaces in the component names, pins, equipotentials or others. Systematically avoid spaces in labels, or names and value fields of components or their pins.
+
 ネットリストを使用する多くのソフトウェアツールは,コンポーネント名,ピン名,等電位名(equipotentials)あるいは他の名前に空白(space)の使用を認めません.ラベルあるいはコンポーネントやそのピンの名前と数値欄に空白を使用しないで下さい.
  
In the same way, special characters other than letters and numbers can induce problems. Note that this limitation is not related to Eeschema, but to the netlist formats that can then become not translatable to softwares that use netlist files.
+
 同様に,英数字以外の特殊文字の使用は問題を生じる可能性があります.この制限はEeschemaとは無関係ですが,ネットリストを使用する他のソフトウェアがネットリスト・フォーマットを解釈できなくなる点に関わることに注意して下さい.
  
=== PSPICE netlists ===
+
=== PSPICEネットリスト ===
For the Pspice simulator, you have to include some command lines in the netlist itself (.PROBE, .AC, etc.).
+
 Pspiceシミュレーターの場合,ネットリストの中にコマンド行(.PROBE, .ACなど)をいくつか含める必要があります.
  
Any text line included in the schematic diagram starting with the keyword -'''pspice''' or '''-gnucap''' will be inserted (without the keyword) at the top of the netlist.
+
 回路図に含まれる'''-pspice'''または'''-gnucap'''のキーワードで始まるテキスト行は,ネットリストの先頭に(キーワードがない状態で)挿入されます.
  
Any text line included in the schematic diagram starting with the keyword '''+pspice''' or '''+gnucap''' will be inserted (without the keyword) at the end of the netlist.
+
 回路図に含まれる'''+pspice'''または'''+gnucap'''のキーワードで始まるテキスト行は,ネットリストの先頭に(キーワードがない状態で)挿入されます.
  
Here is a sample using many one line texts and one multi-line text.
+
 1行テキストを複数使用する例,複数行テキストを1つ使用する例です.
  
  
161行: 156行:
  
  
For example: if you type the following text (do not use a label!):
+
 例えば:次のようなテキストを入力する場合(ラベルを使用しないこと!):
  
 
-PSPICE .PROBE
 
-PSPICE .PROBE
  
a line .PROBE will be inserted in the netlist.
+
 .PROBEの行はネットリストに挿入されます.
  
In the previous example three lines were inserted at the beginning of the netlist and two at the end with this technique.
+
 前述の例ではこの方法でネットリストの先頭に3行,末尾に2行挿入されました.
  
If you are using multiline texts, '''+pspice''' or '''+gnucap''' keywords are needed only once:
+
 複数行テキストを使用している場合,'''+pspice'''または'''+gnucap'''のキーワードは1度だけ必要です:
  
 
+PSPICE .model NPN NPN
 
+PSPICE .model NPN NPN
179行: 174行:
 
.backanno
 
.backanno
  
creates the four lines:
+
 上の場合,4行生成されます:
  
 
.model NPN NPN
 
.model NPN NPN
189行: 184行:
 
.backanno
 
.backanno
  
Also note that the equipotential GND must be named 0 (zero) for Pspice.
+
 また,Pspiceの場合,等電位のGNDは0(ゼロ)という名前にしなければならないことに注意して下さい.
  
== Other formats, using «plugins» ==
+
== «プラグイン»を使用する他のフォーマット ==
For other netlist formats you can add netlist converters. These converters are automatically launched by Eeschema. Chapter 14 gives some explanations and examples of converters.
+
 他のネットリスト・フォーマットの場合には,ネットリストコンバーターを追加することが可能です.Eeschemaはそれらのコンバーターを自動的に起動します.コンバーターの解説と例は14章にあります.
  
A converter is a text file (xsl format) but one can use other languages like Python. When using the xsl format, a tool ( xsltproc.exe or xsltproc ) read the intermediate file created by Eeschema, and the converter file to create the output file. In this case, the converter file (a sheet style) is very small and very easy to write.
+
 コンバーターはテキストファイル(xslフォーマット)ですが,Pythonのような他の言語を使用することが可能です.xslフォーマットを使用する場合,ツール(xsltproc.exeあるいはxsltproc)はEeschemaが生成した中間ファイルと,コンバーターファイルを読み込んで,出力ファイルを生成します.この場合,コンバーターファイル(シートスタイル)は非常に小さく記述が容易です..
  
=== Init the dialog window ===
+
=== ダイアログウィンドウの初期設定 ===
You can add a new netlist plug-in via the Add Plugin tab.
+
 プラグインの追加タブで,新規ネットリスト・プラグインを追加することが可能です.
  
 
[[Image:]]
 
[[Image:]]
  
Here is the plug-in PadsPcb setup window
+
 PadsPcbプラグインのセットアップウィンドウです
  
 
[[Image:]]
 
[[Image:]]
  
The setup will require:
+
 セットアップでは以下が必要です:
  
* A title (for instance: the name of the netlist format).
+
* 表題(例えば:ネットリスト・フォーマットの名前).
* The plug-in to launch.
+
* 起動するプラグイン.
  
When the netlist is generated:
+
 ネットリスト生成時に以下のことを行います:
  
# Eeschema creates an intermediate file *.tmp, for instance test.tmp.
+
# Eeschemaは中間ファイル*.tmpを生成します.例えば,test.tmpとします.
# Eeschema run the plug-in, which reads test.tmp and creates test.net.
+
# Eeschemaはプラグインを実行し,test.tmpを読み込み,test.netを生成します.
  
=== Command line format ===
+
=== コマンドラインフォーマット ===
Here is an example, using xsltproc.exe as tool to convert .xsl files, and a file netlist_form_pads-pcb.xsl as converter sheet style:
+
xsltproc.exeを.xslファイルの変換ツールとして,ファイルnetlist_form_pads-pcb.xslをコンバーターのシートスタイルとして使用する例です:
  
 
'''f:/kicad/bin/xsltproc.exe -o %O.net f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl %I'''
 
'''f:/kicad/bin/xsltproc.exe -o %O.net f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl %I'''
  
With:
+
各部の意味は次の通りです:
  
  
 
{| style="border-spacing:0;"
 
{| style="border-spacing:0;"
 
| style="border-top:0.05pt solid #000000;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| f:/kicad/bin/xsltproc.exe
 
| style="border-top:0.05pt solid #000000;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| f:/kicad/bin/xsltproc.exe
| style="border:0.05pt solid #000000;padding:0.097cm;"| A tool to read and convert xsl file
+
| style="border:0.05pt solid #000000;padding:0.097cm;"| xslファイルを読み込み,変換するツール
  
 
|-
 
|-
 
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| -o %O.net
 
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| -o %O.net
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:0.05pt solid #000000;padding:0.097cm;"| Output file: %O will define the output file.
+
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:0.05pt solid #000000;padding:0.097cm;"| 出力ファイル: %Oで出力ファイルを定義.
  
 
|-
 
|-
 
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl
 
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:0.05pt solid #000000;padding:0.097cm;"| File name converter (a sheet style, xsl format).
+
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:0.05pt solid #000000;padding:0.097cm;"| ファイル名コンバーター(シートスタイル,xslフォーマット).
  
 
|-
 
|-
 
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| %I
 
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:none;padding:0.097cm;"| %I
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:0.05pt solid #000000;padding:0.097cm;"| Will be replaced by the intermediate file created by Eeschema (*.tmp).
+
| style="border-top:none;border-bottom:0.05pt solid #000000;border-left:0.05pt solid #000000;border-right:0.05pt solid #000000;padding:0.097cm;"| Eeschemaが生成した中間ファイル(*.tmp)で置き換える.
  
 
|}
 
|}
For a schematic named test.sch, the actual command line is:
+
test.schという名前の回路図の場合,実際のコマンドラインは次の通りです:
  
 
f:/kicad/bin/xsltproc.exe -o test.net f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl test.tmp.
 
f:/kicad/bin/xsltproc.exe -o test.net f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl test.tmp.
  
=== Converter and sheet style (plug in) ===
+
=== コンバーターとシートスタイル(プラグイン) ===
This is a very simple piece of software, because its purpose is only to convert an input text file (the intermediate text file) to an other text file. Moreover, from the intermediate text file, you can create a BOM list.
+
これは非常に単純なソフトウェアです.なぜなら,その目的が入力テキストファイル(中間テキストファイル)を別のテキストファイルに変換するだけだからです.さらに,中間テキストファイルからBOMリストの生成が可能です.
  
When using xsltproc as converter tool only the sheet style will be generated.
+
xsltprocを変換ツールとして使用すると,シートスタイルのみが生成されます.
  
=== Intermediate netlist file format ===
+
=== 中間ネットリストファイルフォーマット ===
See Chapter 14 for more explanations about xslproc, the descriptions of intermediate file format, and some examples of sheet style for converters.
+
xslprocについてのさらに多くの説明,中間ファイルフォーマットの記述内容,各コンバーターの場合のシートスタイルの例は14章を参照して下さい.

2013年2月18日 (月) 00:20時点における最新版

>>翻訳作業ページ‎ (前ページ次ページ

目次

[編集] ネットリストの作成

[編集] 概要

 ネットリストはコンポーネント間の接続を記述したファイルです.ネットリストのファイルには,次のものが含まれます:

  • コンポーネントのリスト.
  • 等電位ネットというコンポーネント間の接続のリスト.

 さまざまなネットリストのフォーマットが存在します.コンポーネントのリストと等電位リストが2つの別々のファイルであることもあります.回路図入力(capture)ソフトウェアの使用においては,このネットリストが基本となります.それはネットリストが次のような他の電子系CADソフトウェアとのリンクとなるからです.:

  • PCBソフトウェア.
  • 回路およびPCBシミュレータ.
  • CPLD (および他のプログラマブルICの)コンパイラ.

 Eeschemaはネットリストのフォーマットを数種サポートしています.

  • PCBNEWフォーマット(プリント配線).
  • ORCAD PCB2フォーマット(プリント配線).
  • CADSTARフォーマット(プリント配線).
  • 様々なシミュレータ用のSpiceフォーマット(Spiceフォーマットは他のシミュレータにも使用される).

[編集] ネットリストフォーマット

[[Image:]]ツールを選択し,ネットリスト作成ダイアログボックスを開きます.


[[Image:]] Pcbnewを選択
[[Image:]] Spiceを選択

 それぞれのタブで希望するフォーマットを選択できます.Spiceフォーマットでは,等電位の名称(その方が読みやすい)か,またはネット番号(Spiceの古いバージョンは番号のみ受け付ける)のどちらかでネットリストを生成することが可能です.

 大きなプロジェクトでは,ネットリストの生成に数分かかることがあります.

[編集] ネットリストの例

 PSPICEライブラリを使用した回路設計は以下を参照して下さい.

[[Image:]]

 PCBNEWネットリストファイルの例です.

# EESchema Netlist Version 1.0 generee le 21/1/1997-16:51:15
(
(32E35B76 $noname C2 1NF {Lib=C}
(1 0)
(2 VOUT_1)
)
(32CFC454 $noname V2 AC_0.1 {Lib=VSOURCE}
(1 N-000003)
(2 0)
)
(32CFC413 $noname C1 1UF {Lib=C}
(1 INPUT_1)
(2 N-000003)
)
(32CFC337 $noname V1 DC_12V {Lib=VSOURCE}
(1 +12V)
(2 0)
)
(32CFC293 $noname R2 10K {Lib=R}
(1 INPUT_1)
(2 0)
)
(32CFC288 $noname R6 22K {Lib=R}
(1 +12V)
(2 INPUT_1)
)
(32CFC27F $noname R5 22K {Lib=R}
(1 +12V)
(2 N-000008)
)
(32CFC277 $noname R1 10K {Lib=R}
(1 N-000008)
(2 0)
)
(32CFC25A $noname R7 470 {Lib=R}
(1 EMET_1)
(2 0)
)
(32CFC254 $noname R4 1K {Lib=R}
(1 +12V)
(2 VOUT_1)
)
(32CFC24C $noname R3 1K {Lib=R}
(1 +12V)
(2 N-000006)
)
(32CFC230 $noname Q2 Q2N2222 {Lib=NPN}
(1 VOUT_1)
(2 N-000008)
(3 EMET_1)
)
(32CFC227 $noname Q1 Q2N2222 {Lib=NPN}
(1 N-000006)
(2 INPUT_1)
(3 EMET_1)
)
)
# End

 PSPICEフォーマットでは,ネットリストは次のようになります.

* EESchema Netlist Version 1.1 (Spice format) creation date: 18/6/2008-08:38:03
.model Q2N2222 npn (bf=200)
.AC 10 1Meg *1.2
.DC V1 10 12 0.5
R12  /VOUT N-000003 22K
R11  +12V N-000003 100
L1  N-000003 /VOUT 100mH
R10  N-000005 N-000004 220
C3  N-000005 0 10uF
C2  N-000009 0 1nF
R8  N-000004 0 2.2K
Q3  /VOUT N-000009 N-000004 N-000004 Q2N2222
V2  N-000008 0 AC 0.1
C1  /VIN N-000008 1UF
V1  +12V 0 DC 12V
R2  /VIN 0 10K
R6  +12V /VIN 22K
R5  +12V N-000012 22K
R1  N-000012 0 10K
R7  N-000007 0 470
R4  +12V N-000009 1K
R3  +12V N-000010 1K
Q2  N-000009 N-000012 N-000007 N-000007 Q2N2222
Q1  N-000010 /VIN N-000007 N-000007 Q2N2222
.print ac v(vout)
.plot ac v(nodes) (-1,5)
.end

[編集]

[編集] ネットリスト名の注意事項

 ネットリストを使用する多くのソフトウェアツールは,コンポーネント名,ピン名,等電位名(equipotentials)あるいは他の名前に空白(space)の使用を認めません.ラベルあるいはコンポーネントやそのピンの名前と数値欄に空白を使用しないで下さい.

 同様に,英数字以外の特殊文字の使用は問題を生じる可能性があります.この制限はEeschemaとは無関係ですが,ネットリストを使用する他のソフトウェアがネットリスト・フォーマットを解釈できなくなる点に関わることに注意して下さい.

[編集] PSPICEネットリスト

 Pspiceシミュレーターの場合,ネットリストの中にコマンド行(.PROBE, .ACなど)をいくつか含める必要があります.

 回路図に含まれる-pspiceまたは-gnucapのキーワードで始まるテキスト行は,ネットリストの先頭に(キーワードがない状態で)挿入されます.

 回路図に含まれる+pspiceまたは+gnucapのキーワードで始まるテキスト行は,ネットリストの先頭に(キーワードがない状態で)挿入されます.

 1行テキストを複数使用する例,複数行テキストを1つ使用する例です.


[[Image:]]


 例えば:次のようなテキストを入力する場合(ラベルを使用しないこと!):

-PSPICE .PROBE

 .PROBEの行はネットリストに挿入されます.

 前述の例ではこの方法でネットリストの先頭に3行,末尾に2行挿入されました.

 複数行テキストを使用している場合,+pspiceまたは+gnucapのキーワードは1度だけ必要です:

+PSPICE .model NPN NPN

.model PNP PNP

.lib C:\Program Files\LTC\LTspiceIV\lib\cmp\standard.bjt

.backanno

 上の場合,4行生成されます:

.model NPN NPN

.model PNP PNP

.lib C:\Program Files\LTC\LTspiceIV\lib\cmp\standard.bjt

.backanno

 また,Pspiceの場合,等電位のGNDは0(ゼロ)という名前にしなければならないことに注意して下さい.

[編集] «プラグイン»を使用する他のフォーマット

 他のネットリスト・フォーマットの場合には,ネットリストコンバーターを追加することが可能です.Eeschemaはそれらのコンバーターを自動的に起動します.コンバーターの解説と例は14章にあります.

 コンバーターはテキストファイル(xslフォーマット)ですが,Pythonのような他の言語を使用することが可能です.xslフォーマットを使用する場合,ツール(xsltproc.exeあるいはxsltproc)はEeschemaが生成した中間ファイルと,コンバーターファイルを読み込んで,出力ファイルを生成します.この場合,コンバーターファイル(シートスタイル)は非常に小さく記述が容易です..

[編集] ダイアログウィンドウの初期設定

 プラグインの追加タブで,新規ネットリスト・プラグインを追加することが可能です.

[[Image:]]

 PadsPcbプラグインのセットアップウィンドウです

[[Image:]]

 セットアップでは以下が必要です:

  • 表題(例えば:ネットリスト・フォーマットの名前).
  • 起動するプラグイン.

 ネットリスト生成時に以下のことを行います:

  1. Eeschemaは中間ファイル*.tmpを生成します.例えば,test.tmpとします.
  2. Eeschemaはプラグインを実行し,test.tmpを読み込み,test.netを生成します.

[編集] コマンドラインフォーマット

xsltproc.exeを.xslファイルの変換ツールとして,ファイルnetlist_form_pads-pcb.xslをコンバーターのシートスタイルとして使用する例です:

f:/kicad/bin/xsltproc.exe -o %O.net f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl %I

各部の意味は次の通りです:


f:/kicad/bin/xsltproc.exe xslファイルを読み込み,変換するツール
-o %O.net 出力ファイル: %Oで出力ファイルを定義.
f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl ファイル名コンバーター(シートスタイル,xslフォーマット).
 %I Eeschemaが生成した中間ファイル(*.tmp)で置き換える.

test.schという名前の回路図の場合,実際のコマンドラインは次の通りです:

f:/kicad/bin/xsltproc.exe -o test.net f:/kicad/bin/plugins/netlist_form_pads-pcb.xsl test.tmp.

[編集] コンバーターとシートスタイル(プラグイン)

これは非常に単純なソフトウェアです.なぜなら,その目的が入力テキストファイル(中間テキストファイル)を別のテキストファイルに変換するだけだからです.さらに,中間テキストファイルからBOMリストの生成が可能です.

xsltprocを変換ツールとして使用すると,シートスタイルのみが生成されます.

[編集] 中間ネットリストファイルフォーマット

xslprocについてのさらに多くの説明,中間ファイルフォーマットの記述内容,各コンバーターの場合のシートスタイルの例は14章を参照して下さい.

個人用ツール
名前空間

変種
操作
案内
ツールボックス