「Eeschema Chapter1 JA」の版間の差分
(校正) |
|||
2行目: | 2行目: | ||
== 説明 == | == 説明 == | ||
Eeschemaは、KiCadの一部として配布されている強力な回路図エディターソフトウェアであり、次のオペレーティングシステムの下で利用可能です。: | |||
* Linux. | * Linux. | ||
10行目: | 10行目: | ||
OSに関係なく、すべてのEeschemaファイルは一方のOSから他方のものへ100%互換性があります。 | OSに関係なく、すべてのEeschemaファイルは一方のOSから他方のものへ100%互換性があります。 | ||
Eeschemaは、図面、コントロール、レイアウト、ライブラリー管理および、PCB設計ソフトウェアへのアクセスといったすべての機能がEeschema内で実行される統合ソフトウェアです。Eeschemaは、複数のシートにわたる回路図を使用して、階層的な図面を使用することができます。 | |||
Eeschema | Eeschema は、以下の階層を扱うことができます: | ||
* フラットな階層 | * フラットな階層 | ||
* | * 単一の階層 | ||
* 複雑な階層 | * 複雑な階層 | ||
Eeschemaは、PCBの電気的接続を記述するネットリストファイルを提供することが可能な、PcbNewのようなプリント回路ソフトウェアとともに動作するように作成されています。 | |||
Eeschemaは、またコンポーネント(マクロ)をシンボルライブラリと同様に,作成したり、編集したり、可視化したり(インポート、エクスポート、ライブラリコンポーネントへの追加と削除も)することが可能なコンポーネントエディタを組み込んでいます。 | |||
Eeschemaは、現代の回路図エディタソフトに必要不可欠な機能だけでなく、以下の追加機能を組み込んでいます。: | |||
* | * 自動的な、未接続の入力コンポーネントと誤接続のデザインルールチェック (DRC)。 | ||
* POSTSCRIPT あるいは HPGL | * POSTSCRIPT あるいは HPGL フォーマットでのレイアウトファイルの生成。 | ||
* | * ローカルのプリンタでプリント可能なレイアウトファイルの生成。 | ||
* | * 部品表(BOMシート)の生成。 | ||
* | * PCBレイアウト、シミュレーション用のネットリストの生成。 | ||
== 技術的概要 == | == 技術的概要 == | ||
Eeschemaは、コンピュータで利用可能なメモリの大きさにのみ制限をうけ、コンポーネント端子や接続、シートの数といった部品数の明示的な制限はありません。 Eeschemaは、単一、あるいは複数シートにわたる回路図の使用が可能です。 | |||
複数シートにわたる図の場合、その表現は階層的であり、いつでも各シートへアクセスできます。 | |||
Eeschema | Eeschema は、次のタイプの複数のシートにわたる回路図を使うことができます: | ||
* | * 単一の階層 (各図が一度だけ使用される)。 | ||
* 複雑な階層 ( | * 複雑な階層 (いくつかの図は、一度以上の複数回使用される)。 | ||
* フラットな階層 ( | * フラットな階層 (マスター図面の中、いくつかの図面は明示的に接続されない)。 | ||
図面の大きさは、いつでもA4サイズからA0、あるいはAサイズ(ANSI)からEサイズに調整することができます。 |
2012年9月24日 (月) 11:50時点における最新版
Eeschema入門
説明
Eeschemaは、KiCadの一部として配布されている強力な回路図エディターソフトウェアであり、次のオペレーティングシステムの下で利用可能です。:
- Linux.
- Apple OS X (実験版).
- Windows XP, Windows 2000, Windows 7.
OSに関係なく、すべてのEeschemaファイルは一方のOSから他方のものへ100%互換性があります。
Eeschemaは、図面、コントロール、レイアウト、ライブラリー管理および、PCB設計ソフトウェアへのアクセスといったすべての機能がEeschema内で実行される統合ソフトウェアです。Eeschemaは、複数のシートにわたる回路図を使用して、階層的な図面を使用することができます。
Eeschema は、以下の階層を扱うことができます:
- フラットな階層
- 単一の階層
- 複雑な階層
Eeschemaは、PCBの電気的接続を記述するネットリストファイルを提供することが可能な、PcbNewのようなプリント回路ソフトウェアとともに動作するように作成されています。
Eeschemaは、またコンポーネント(マクロ)をシンボルライブラリと同様に,作成したり、編集したり、可視化したり(インポート、エクスポート、ライブラリコンポーネントへの追加と削除も)することが可能なコンポーネントエディタを組み込んでいます。
Eeschemaは、現代の回路図エディタソフトに必要不可欠な機能だけでなく、以下の追加機能を組み込んでいます。:
- 自動的な、未接続の入力コンポーネントと誤接続のデザインルールチェック (DRC)。
- POSTSCRIPT あるいは HPGL フォーマットでのレイアウトファイルの生成。
- ローカルのプリンタでプリント可能なレイアウトファイルの生成。
- 部品表(BOMシート)の生成。
- PCBレイアウト、シミュレーション用のネットリストの生成。
技術的概要
Eeschemaは、コンピュータで利用可能なメモリの大きさにのみ制限をうけ、コンポーネント端子や接続、シートの数といった部品数の明示的な制限はありません。 Eeschemaは、単一、あるいは複数シートにわたる回路図の使用が可能です。
複数シートにわたる図の場合、その表現は階層的であり、いつでも各シートへアクセスできます。
Eeschema は、次のタイプの複数のシートにわたる回路図を使うことができます:
- 単一の階層 (各図が一度だけ使用される)。
- 複雑な階層 (いくつかの図は、一度以上の複数回使用される)。
- フラットな階層 (マスター図面の中、いくつかの図面は明示的に接続されない)。
図面の大きさは、いつでもA4サイズからA0、あるいはAサイズ(ANSI)からEサイズに調整することができます。